九州工業大学 マイクロ化総合技術センター

menu

ワンストップ・デベロップメントベース

全国120社以上が活用する、半導体研究の拠点です

圧倒的な装置稼働率

95%以上の圧倒的な装置稼働率により、お客様の実験をサポートします

専任スタッフによるスピード代行

専任技術スタッフが、最短1日で試作代行を行います

Center for Microelectronic Systems

Prototyping and
Technical Case Studies
試作・技術事例

ガラス・プラスチック基板上の多結晶Ge薄膜トランジスタ（熊本大・山本研）

関連資料

イオン注入装置

深海環境計測用IS-FET（東京海洋大・下島研、海洋研究開発機構）

関連資料

縮小投影露光装置PE-CVD装置スパッタ装置2Si系材料 ドライエッチング装置Metal系材料ドライエッチング装置

評価用リングオシレータ

概要 　歩留まりやI/O回路の動作等を評価する目的で、大規模リングオシレータ回路を設計し、マイクロ化総合技術センターの２層配線CMOSプロセスにより設計・試作した。チップサイズは2.4mm角、L型20パッド。１チップ内に、281段、601段、1201段、2501段の４種類のリングオシレータ（FO＝1）を含み、アナログI/O回路を通して出力される。デジタルI/Oについても同時に設計し、4bit加算回路に用いた。ウエハー面内の61ショットに対して、プローブカードによる測定により、歩留まり等の評価を行った。　本回路は、設計実習における例題回路の一つであり、設計セミナー受講者、及び設計登録者は、本PLLの設計データ（PDK、回路、レイアウト）へのアクセスが可能。設計セミナーへの申し込み・お問い合わせはこちらから。 設計者：小池洋紀（CMSスタッフ） 設計期間：回路設計：２週間、レイアウト設計：２週間 試作費用：160,000円(2.4mm角、10 Chip) 使用ツール：NS-tools (回路設計、SPICE)、KLayout (レイアウト設計、DRC/LVS) チップ写真 設計・評価概要

縮小投影露光装置イオン注入装置電気炉1号炉電気炉2号炉電気炉3号炉電気炉4号炉電気炉5号炉減圧CVD装置PE-CVD装置スパッタ装置3Si系材料 ドライエッチング装置Metal系材料ドライエッチング装置RCA洗浄槽オートプローバー
試作・技術事例データベース

Equipment Usage
機器利用

予約をする

機器一覧

Seminar
リスキリングセミナー

企業技術者、学生、教職員など多様な方を対象に、プロセス実習、設計、評価に関する技術習得セミナーを随時開催しています。

プロセス前工程セミナー
参加受付中

集積回路設計開発セミナー
構築中

出張セミナー
構築中

リスキリングセミナー

Contact

センターの設備利用、試作相談、人材育成プログラムに関するご質問など、専門スタッフが迅速に対応いたします。
研究テーマの実現性や費用感など、どんなことでもお気軽にお問い合わせください。

お問い合わせフォーム