４ビット加算回路を設計し、マイクロ化総合技術センターの２層配線CMOSプロセスにより設計・試作した。チップサイズは2.4mm角、L型20パッド。コア部分の面積は、0.45mm x 1mm。プローブカードによる測定により、加算とキャリー伝搬の動作を確認した。
　本回路は、設計実習における例題回路の一つであり、設計セミナー受講者、及び設計登録者は、本PLLの設計データ（PDK、回路、レイアウト）へのアクセスが可能。設計セミナーへの申し込み・お問い合わせはこちらから。