半導体集積回路設計開発リスキリングセミナー
マイクロ化総合技術センターで試作可能な1.0um CMOS 2層配線ルールで、LSIの設計を行い、センターで試作し、自身で評価までを行います。未経験者でも、遠隔による設計指導とサポートにより、1.8mm角のLSIチップを完成させます。トランジスタレベルの回路設計、回路シミュレーション、レイアウト設計、レイアウト検証等の設計ツールは全てWebベースの内製ソフトを利用します。測定も在宅で可能な簡易測定環境を使用します。演算回路、アンプ、メモリ（SRAM/ DRAM）、PLL、AD/DA、イメージセンサ等の例題回路、または、オリジナル設計のLSIを開発します （教育機関へはウエハー状態でも提供可）。 独自デバイスの企画、設計、試作、評価をリスキリングすることで、中高生～大学～社会人まで、半導体を熟知した新世代デジタル人材を育成します。
